#### THIN FILM TRANSISTOR

Patent number: JP2000101091

Publication date: 2000-04-07

Inventor: OCHI HISAO; KOBAYASHI KAZUKI; BAN ATSUSHI;

SAKONO IKUO

Applicant: SHARP CORP

Classification:

- International: H01L29/786; H01L21/336; G02F1/136

- european:


Application number: JP19980273042 19980928

Priority number(s):

#### Abstract of JP2000101091

PROBLEM TO BE SOLVED: To provide an AM-LCD TFT of such a structure as causing no fluctua tion in the electrical characteristics by avoiding decrease in on-current due to a load being applied to the TFT part because of the hanging shape of a protective film covering the source-drain electrode.

SOLUTION: After two layer pattern of a source-drain electrode having two-layer structure of Ta, Cr, Ti layer 71 and an ITO film 70 is shifted by two stage etching process, an n+ contact layer 60 on a semiconductor channel layer 50 is removed by etching using the ITO film 70 as a mask thus forming a back channel etching type TFT (a gate insulation film 40 is interposed between the channel layer and a gate electrode layer 20). A protective film 80 is formed on the part subjected to etching and a low taper multilayer film is formed thereat including pattern shift of the two-layer source-drain electrode. Consequently, coverage of pave film is enhanced, stress being applied to the TFT part is lessened and ON-current is prevented from decreasing.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

**BEST AVAILABLE COPY** 

## (19)日本国种种 (JP) (12) 公開特許公報 (A)

(11)特許出職公別番号 特開2000-101091 (P2000 - 101091A)

(43)公開日 平成12年4月7日(2000.4.7)

(51)Int.CL'		織別後日	PΙ	テーマコート"(参考)	
HOIL	29/786		H01L 29/78	627A 2H092	
	21/336		G 0 2 F 1/136	500 5F110	
G02F	1/136	500	H 0 1 L 29/78	627C	

#### 審査請求 未請求 請求項の数3 OL (全 5 頁)


(21)出職番号	特觀平10-273042	(71)出職人	000005049	
•			シャープ株式会社	
(22) /山崎日	平成10年9月28日(1998.9.28)		大阪府大阪市阿倍野区長池町22番22号	
		(72)発明者	越智 久雄	
			大阪府大阪市阿倍野区长地町22番22号	シ
			ャープ株式会社内	
		(72)発明者	小林 和樹	
,			大阪府大阪市阿倍野区县池町22番22号	シ
		**	ャープ株式会社内	
		(74)代理人	100079843	
			<b>护理士 高野 明近</b>	

最終質に絞く

#### (54)【発明の名称】 辞談トランジスタ (57)【要約】

【課題】 AM-LCDのTFTに超きるソース/ドレイン電価を覆う保護膜が形成するハング形状に超因して TFT部に加わる負荷によるオン電流の低下を回避し、 TFTの電気特性にばらつきの生じない構造のTFTを 提供する。

Ta, Cr, Ti層71とITO膜70 【解決手段】 の2層構造をなすソース/ドレイン電極を2段階のエッチング工程で2層のパターンをすらした後、ITO膜7 ロをマスクとして半導体チャネル層5 O上のn+コンタ クト層60をエッチング院去することによりパックチャネルエッチング型TFTを形成する(チャネル層とゲー ト電価層20間にゲート鉛緑膜40が介在)。エッチン グ除去部分の上に保護棋80を形成するが、2層のソー ス/ドレイン電極のパターンずらしを含めエッチング除 去部分の秩曜膜を低テーパにすることにより、保護製の カパレッジを向上させTFT部への応力が傾和されオン 電流の低下を防ぐ。



#### 【特許請求の範囲】

【詩求項 1】 ゲート、ソースおよびドレインの各電極 と、チャネル領域を設けた半導体薄膜と、該半導体薄膜 に接するとともにチャネル領域の対する側でゲート電極 に接するゲート絶縁膜と、前記半導体薄膜に接するとと もに対する側で前記ソースおよびドレイン電極に接し電 怪コンタクト層をなすn + に不純物ドーピングされた半 導体薄膜とを備えた薄膜トランジスタであ って、前記チ ャネル領域を形成する半導体薄膜の一部とその部分に対 応する前記電権コンタクト層をなす。+に不純物ドーピ ングされた半導体溶膜とをソースおよびドレイン電極に 接し電極コンタクト層をなす n + 半導体薄膜側からエッ チング除去 しパックチャネルエッチング型として形成し た薄膜トランジスタにおいて、前記エッチング除去され た層のパターンの大きさをチャネル領域を形成する半導 体漆膜からソースおよびドレイン電極に向け順次大きく し、エッチング除去した部分を含めパッシベーション膜 を上層膜として形成することにより、 パッシベーション 膜のカバレッジを向上させ特性の劣化を防止 したことを 特徴とする薄膜トランジスタ。

【請求項 3】 請求項 2記載の薄膜トランジスタにおいて、ソースおよび/またはドレイン電極を下層の透明等電膜と上層のメタル膜の二層構造とした場合、前記エッチング除去の工程として、エッチング除去するパターンの大きさを変えエッチングすることにより下層の透明等電膜と上層のメター映のパターンをすらした後、得られる下層の透明等電膜とのメターンをマスクとして用いることによりチャネル部へのエッチングを行うことを特徴とする薄膜トランジスタ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ (TFT; Thin Film Transistor)に関し、特にアクティブマトリクス型液晶表示装置(AM-LCD),密巻型イメージセンサなどのアクティブ素子に利用される薄膜トランジスタに関するものである。

[0002]

【従来の技術】従来より薄阱トランジスタは、アクティブマトリクス型液晶表示装置に最も多く用いられており、洋スタが型と呼ばれるTFTにその基本構造が現れている。ここでは、逆スタが型においても、最近主流になってきているパックチャネルエッチング型TFTを例にとり、その構造を図2及び図3を参照し説明する。図2は、TFTを素子として含むAM-LCDのマトリク

スの要素部分を拡大して示す平面図で、図3は、TFT 素子の断面図を示す。図2と図3において、同一の構成 要素には同一の符号を付している。

【0003】図2において、81はAM-LCDにおけるマトリクス要素をなす絵素であり、各絵素81は、TFT11により絵素電極を制御することにより動作されまり経業電極を制御することにより動作されまり詳細に説明すると、TFTは一般的に、経験性基板10上にゲートではガラス(なお、ガラスな板表面には用いる材料としてTa2O5。SiO2などの絶縁性を形成している場合もある)を用いるか、またはSiを形成している場合もある)を用いるか、またはSiを形成している場合もある。経縁性基板10上にAI,Mo、Taなどの発酵をお料をスパッタリング法にて秩序し、次いグしてゲート電極並びに配線20を得る。

【0004】次に、主にプラズマCVD法によりゲート電極上にゲート絶縁関40(SiNx, SiO2)を検磨する。ここでは、絶縁性を高めるためゲート電極を陽極酸化し、第1のゲート絶縁膜(図示せず)とし、CVD絶縁膜を第2の絶縁膜とする場合もある。

【0005】杭いて、半導体層(i-a-Si; TFTのチャネル層)50、同じくプラズマCVD法により形成されたn+型に不純物ドーピングされたアモルファスSi膜または微結晶Si膜によるTFTのソース並びにドレインのコンタグト層60となる膜が形成され、半導体層50とコンタグト層60の両Si層が高状にパターニングされる。

【0005】 この後、ソース並びにドレイン電極並びに配線用のTe,Cr,Ti,!TO膜等の務層膜が成層され、ソース並びにドレイン電極並びに配線フロ,71を形成するためにパターニングされる。この際、ソース並びにドレイン電極並びに配線フロ,71においてパターニングにより露出する断面のテーパ形状は、ほぼ垂直となっている。

【0007】ソース並びにドレインの電極並びに配線フロ・71形成後、チャネル暦50上のn+型に不純物ドーピングされたアモルファスら・膜あるいは微結晶ら・膜らのはエッチング除去され、残った部分にソースる。にドレインのコンタクト領域が形成されることになる。のとき、n+型に不純物ドーピングされたアモルファスの・膜あるいは微結晶ら・膜50のみをチャネル層となる不純物ドーピングをしないアモルファスら・暦50に対して完全に選択的にエッチング除去される(図3に示する方に、TFTのチャネルを形成する異面と反対側の部分が除去されている)が、そうしても動作上問題がないように、チャル層となるアモルファスら・層50の膜厚は厚く形成しておく。

【0008】この後、プラスマCV D法により形成され るSiN朠からなるTFT保護膜(パッシベーション 膜)80が形成される。この場合、ソース並びにドレイ ン電極並びに配験20,71の断面は、上記したように パターニング後に露出する面の形状がテーパとならず、 ほぼ垂直であ るため、その上をTFT保護膜80で覆い 形成される形状もテーパとならず、図3に示すようにハ ング状態となる。

[0009] 【発明が解決しようとする課題】TFT保護膜(パッシ ペーション膜)の形状が急峻になるか、もしくは、ハン グ状態となる場合、TFT部に負荷が加わり、オン電流 が低下するといったことから、表示装置を構成するTF Tの電気特性が各絵素ごとにばらつき、その結果として、そのばらつきによりオン電流が小さい絵素において

パネル点灯時、点欠陥が発生し、表示画像の品質を低下 させる原因となった。

【0010】本発明は、AM-LCDを典型としてそこ に用いられているTFTに起きる上記した従来技術の間 題点に鑑みてなされたもので、ソース並びにドレイン電 極並びに配線を覆うTFT保護膜(パッシベーション **棋)が形成するハング形状に起因してTFT部に負荷が** 加わり、オン電流が低下するといったことを回避し、 FTの電気特性にばらつきが生じることのない構造を有 するようにした薄膜トランジスタを提供することをその 目的とする。

【課題を解決するための手段】この目的を達成するた め、ソースおよびドレイン電極並びに配線となるTe, Ti,!TO膜等のソース二層構造において、そ の二層のパターンをずらすことにより、パッシペーショ ン麒のカバレッジを向上させる。もしくは、ソース並び にドレイン電極並びに配線となるTe, Cr, Ti, I TO膜等の積層膜を低テーパにすることにより、パッシ ペーション膜のカバレッジを向上させるという手段を採 用する。上記した構成をとることにより、TFT部への 応力緩和が期待でき、TFTのオン電流の低下を防止す ることができる.

【0012】そして、本願の各発明は、次の技術手段を 構成する。諸求項 1の発明は、ゲート、ソースおよびド レインの各電極と、チャネル領域を設けた半導体薄膜 と、該半導体薄膜に接するとともにチャネル領域の対する側でゲート電極に接するゲート絶縁膜と、前記半導体 薄膜に接するとともに対する側で前記ソースおよびドレ イン電極に接し電極コンタクト層をなす n + に不純物ド - ピングされた半導体薄膜とを備えた薄膜トランジスタ であって、前記チャネル領域を形成する半導体薄膜の一 部とその部分に対応する前記電極コンタクト層をなすn + に不純物ドーピングされた半導体薄膜とをソースおよ びドレイン電極に接し電極コンタクト層をなすn +半導

体薄膜側からエッチング除去しパックチャネルエッチン グ型として形成した薄膜トランジスタにおいて、前記エ ッチング除去された層のパターンの大きさをチャネル領 域を形成する半導体薄膜からソースおよびドレイン電極 に向け順次大きくし、エッチング除去した部分を含めバ ッシベーション膜を上層膜として形成することにより、 パッシペーション膜のカバレッジを向上させ特性の劣化 を防止 したことを特徴とし、こうすることにより、 パッ シベーション膜のカバレッジを向上させ、特性の劣化を 防止するものである。

[0013] 請求項 2の発明は、請求項 1記載の薄膜ト ランジスタにおいて、前記エッチング除去を多段階のエッチング工程を用いることにより、除去された層のパタ ーンの大きさをチャネル領域を形成する半導体薄膜から ソースおよびドレイン電極に向け該工程に応じた段階数 で順次大きくしたことを特徴とするものである。

【0014】請求項 3の発明は、請求項 2記載の薄膜トランジスタにおいて、ソースおよび/またはドレイン電 極を下層の透明導電膜と上層のメタル膜の二層構造とし た場合、前記エッチング除去の工程として、エッチング 除去するパターンの大きさを変えエッチングすることに より下層の透明導電膜と上層のメタル膜のパターンをす ら した後、得られる下層の遠明導電膜パター ンをマスク として用いることによりチャネル部へのエッチングを行 うことを特徴とするものである。

[0015]

【発明の実施の形態】以下に、本発明による薄膜トラン ジスタの実施形態を図1を参照して開示し、説明する。 図1は、本発明によるパックチャネルエッチング型TF Tの断面図を示す。ここでは、図1に示される各様成要 素について、下記(1)ないし(9)に示すその作成手 順に従って詳述する。

(1)まず、絶縁性基板10上にゲート電極並びに配線 20を形成する。 絶縁性基板10に用いる材料としては ガラスを用いるか、またはガラス基板表面にペースコー ト膜としてTa2O5, SiO2などの絶縁膜を形成した ものを用いる。絶縁性基板10上にAI,Mo,Taな どの導電材料をスパッタリング法にて積層し、次いで、 この秩程されたAI、Mo、Taなどをパターニングし てゲート電極並びに配線20を得る。

【0015】(2)次に、ゲート電極20上にプラスマ CVD法によりゲート絶縁膜40を機層する。ここで は、SIN×膜を3000A積層し、ゲート絶縁膜40 とした。なお、絶縁性を高めるためゲート電極20を陽 極酸化し、第1のゲート能縁膜(図示せず)とし、CV D絶縁膜を第2の絶縁膜とする方法をとっても良い。 【0017】 (3) 続いて、TFTのチャネル層となる 半導体層(アモルファスSi)50をゲート絶縁膜40 に連続してCVD法により1500本秩層する。

【0018】 (4) 次いで、半導体層 (TFTのチャネ

ル増)50上にTFTのソース並びにドレインの電振コンタクト間50となる不辞物をドーピング(リン等を添加)しn+型としたアモルファスSIまたは微結晶SiをプラズマCVD法により500人後着する。

【0019】(5)ソース並びにドレインの電極コンタクト層60と半導体チャネル層50の両SI層を高状にパターニングする。このパターニングの標に行うエッチング工程では、HCL+SF6退合ガスによるドライエッチング法を採用した。

【0020】(6)次に、ソース並びにドレイン電信および配味70,71それぞれをスパッタリング法により形成するが、この場合、透明球電膜(!TO:Indium Tin 0xide)を1500人、扱いてTa膜を3000人に被磨する。

【0021】(7) 前工種で被磨されたTa膜のパターニングをドライエッチングで行った後、透明遊電膜(1TO)のパターニングをウェットエッチングにより行うが、この際、上層にあるTa膜についてはTFTのチャネル幅しの方向に1μm大きめにパターニングを行い、ソース並びにドレイン電循および配換70,71を形成する。

【0022】(8) 技いて、前記(7)のソース並びにドレイン電極および配線70,71を形成する前工程でパターニングした途明導電膜(ITO)をマスクとして、チャネル暦50上のn+型に不純物ドーピングされたアモルファスSI関あるいは微結晶SI関50をエッチング除去し、残った部分にソース並びにドレインのコンタクト領域を形成する。このとき、エッチングにはSF5+HCI温合ガスを使用したドライエッチングによりエッチングした。

【0023】(9) 最後に、SIN×よりなる保護膜 (パッシベーション膜) 80をCV D法により後層し、 パターニングする。ここに、保護膜は樹脂またはSIN ×と樹脂の二層構造であってもよい。

【0024】以上の工程により作成されたTFTは、保

護ឺ職(パッシベーション機)80の形状に従来技術に現れたハング状態が生じることがなくなり、図 1 に示されるように用テーパ状態となり、本願の技術課題が解決される。

[0025]

「発明の効果」本発明の方法により、 TFT部のパッシペーション酸が順テーパになり、従来ハング状態となることにより生じていたTFT都への負荷が舒減され、TFT特性の電気特性として、TFTのオン電流の低下を防止することが可能となる。こうした特温を成すTFTをAM-LCDといった表示機能に用いると、独身を動作させる各TFTの電気特性にばのつきが生じることがなく、従来起きていた表示検索に見られる点欠婚が発生せず、表示画像の品質を高めることが可能となる。

#### 【図面の簡単な説明】

【図1】本発明によるバックチャネルエッチング型TF Tを示す新面図である。

【図2】TFTを素子として含むAM-LCDのマトリクスの要素部分を拡大して示す平面図である。

【図3】従来のバックチャネルエッチング型TFTを示す断面図である。

【符号の説明】

10…鉛線性基板

20…ゲート電艦、

4 0…ゲート絶縁跳、

50…半導体層 (i-a-Si)、


50…コンタクト層(n + -a - S i 膜/微結晶 S i 膜)、


フロ···ソース/ドレイン電価1 (ITO膜)、 フ1···ソース/ドレイン電価2 (Ta, Cr, Ti 膜)、

80…保護膜(パッシベーション膜)、

11"TFT.

81…絵集。





[図3]

#### フロントページの統合

(72)発明者 伴 厚志

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 迫野 卸夫

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

Fターム(参考) 2H092 6A17 GA34 HA06 JA24 KA05

KAOS KBO3 KB13 KB24 MAOS MA18 MA19 NAO1 NA13 NA24

NA26 PA01

5F110 AA05 CC07 DD12 DD13 EE03

EE04 EE44 FF03 FF09 FF24 FF30 6615 6622 HK15 HK16

HK25 HK35 HL04 HL07 HL23

NN13 NN24 NN27 NN35 QQQ4

9905 9909

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

□ OTHER: \_\_\_\_\_